「高速」不等於「Low TIM」!!!

[mtlin12]

給第一個提示，這當初還備受柯兄嘲笑過的，柯兄的"小訊號模型"有錯。

[mtlin12]

提示二: 電子零件不是IDEA的元件，這就是柯兄所犯的最基本錯誤。

因此模擬比較怪異的DB架構，便從頭錯到尾。

[mtlin12]

DB解秘: CRD不是IDEA 恆流源，模擬時必須注意!

ok! 我用的CRD，有內阻的，不是IDEA 的恆流源(內阻無限)，
若在恆流源加上電阻到+/-30V，看官就可以了解，DB架構下
Q1_b會比現在12.48V還要高，同時Q5_b
也會比模擬的10.92V還更低，因為2mA CRD Pull-up/Pull-
down的關係，故DB可以使Q1、Q5在ACTIVE 狀態，同時也說
明當初我認為"電位參考點"，不要設定在Q1b
因為它會隨Vin上下波大幅地擺動，是"浮動"點，請參考我的照
片。



上面的50KHz sinewave即為Q1_b，下面則是Q1_e，無論上
下波都保持0.6V以上的小差距，同理推論對稱的Q5也是一樣，always on!

[狂人]

提示二: 電子零件不是IDEA的元件，這就是柯兄所犯的最基本錯誤。

因此模擬比較怪異的DB架構，便從頭錯到尾。

小吐一下

IDEAL 不是 IDEA

IDEAL = 完美
IDEA = 點子

[gwliao]

林兄, 請問你的示波器的探針的load是多少?

[kvl]

[wensan]

「DB-01輸出級的30mA偏流，可以在輸出100mA峰值電流時，上下兩個輸出電晶體仍然都可以保持在ON的狀態下，以A類放大方式工作」！？

這種論點在理論上會發生：「偏流30mA的單端推挽電路，在A類放大方式下，頂多只有60mA左右的輸出峰值電流，再多就會變成AB類工作方式，怎麼可能在輸出100mA峰值電流時，讓上下兩個輸出電晶體仍然都可以保持在ON的狀態下，以A類放大方式工作」的矛盾！

這種論點如果成立，直接就把教科書改寫，全世界的「電子電路」教科書通通都要改！


要驗證這個矛盾也很簡單，直接拿數字電表用直流下去測量就可以。

首先將DB-01的輸出接100Ω負載電阻，再把DB-01輸入直流電壓，讓輸出端輸出10V的直流電壓，那麼輸出電流等於10V/100Ω=100mA。(注意！負載電阻的消耗功率為10V*100mA=1W，所以負載電阻的承受功率要在1W以上)
此時，若要測量輸出電晶體的射極電流Ie，可以測量跟輸出電晶體射極串聯的10Ω電阻的壓降去換算。
若要測量輸出電晶體的Vbe，直接測量輸出電晶體的B極、E極間的電壓就可以了。




說到MJE340/MJE350的SPICE Model的β值大約50左右，因為那是MJE340/MJE350的β標準值。
我知道我如果下去改SPICE Model或找β值100的電晶體來模擬，都有人會說這樣沒有公信力！
好！那我請問：會有很多人買了DB-01的PC板，自己去找零件，買到的MJE340/MJE350的β值只有50左右，而DB-01號稱可以輸出200mA的峰值電流，但這些人裝出來只能輸出100mA左右的峰值電流。這又是裝配者的問題？還是設計者的問題？

[mtlin12]

我在佑昇買到的MJE340/350偏偏大多數>110以上，實際量出的就可
證明絕對>>50，我說過不能盡信軟體給的參數，何況我買到的CRD
大部份只有1.68mA左右，我就用了，Walt Jung的設計是6mA恆流源 用電晶體+LED構成的。

[mtlin12]

DB-01我只有賣空pcb，其他零件配對、挑選是要DIYer自己做的。

[David Lin]

敬各位前輩,在下有一個不情之請.
我想在一旁學習的朋友中本領最差的該是我,
但看到此也已看出雙方的立論點與功防的重心.

拜幾位熱情的切磋,我等才有如此宏文可看,實在感激不盡!
不由自我收斂狂態,想要讓此難得的討論有個溫柔些的收場

人生很多時在客觀的環境

[mtlin12]

Presim的工作好像用處不大?錯了，sirius兄，IC 設計模擬也要
靠Presim的功夫好不好、準不準，否則一套光罩數百~數千萬元丟下去，簡直是在賭博。

DB不是我設計發明的，我也說過Head-Fi上邊設有專文在討論。

Model照文山兄的介紹，有好幾種版本，事實上SPICE也有好幾
種版本。模擬時必須小心建立模型，所有小訊號模型、電阻、電容、雜散電容，
都要依據IC廠給的參數和Design Rule去模型，Presim的工作做完，
還要用IC layout的Postsim結果修正，
反覆幾次，再開會檢查有無Glitch等等缺點，才可以放行 type
out
做GDS II file，這過程wensan兄好像也了解。

不管FET、CRD or BJT設計的恆流源，其實際動作並不完全與
IDEAL current source
一樣，還是有阻抗、電容、甚至於非線性的問題，不能一個
IDEAL Model 放下去就
開始模擬，這就為何所有別人的DB皆可以，唯獨wensan兄模擬
出來的大異其趣。

To: David_Lin兄:
柯兄比我年輕，也許也還氣盛，不像我只想設計極緻的音響而"大隱隱於市"。
如今迫上梁山也是不得已的。以前我也會和設計工程
師或幹部爭論，通常結果是大家先冷靜5分鐘，資料備齊繼續討
論，我也沒有什麼本領，只好亂出招攻擊，有些時候大家都很慶
幸，就是在小處有盲點，還好又省下上百萬光罩錢和幾個月的開
發時間。也許今日柯兄失之東隅，明日卻收之桑榆。

[wensan]

「DB-01輸出級的30mA偏流，可以在輸出100mA峰值電流時，上下兩個輸出電晶體仍然都可以保持在ON的狀態下，以A類放大方式工作」！？

這種論點在理論上會發生：「偏流30mA的單端推挽電路，在A類放大方式下，頂多只有60mA左右的輸出峰值電流，再多就會變成AB類工作方式，怎麼可能在輸出100mA峰值電流時，讓上下兩個輸出電晶體仍然都可以保持在ON的狀態下，以A類放大方式工作」的矛盾！

這種論點如果成立，直接就把教科書改寫，全世界的「電子電路」教科書通通都要改！


要驗證這個矛盾也很簡單，直接拿數字電表用直流下去測量就可以。

首先將DB-01的輸出接100Ω負載電阻，再把DB-01輸入直流電壓，讓輸出端輸出10V的直流電壓，那麼輸出電流等於10V/100Ω=100mA。(注意！負載電阻的消耗功率為10V*100mA=1W，所以負載電阻的承受功率要在1W以上)
此時，若要測量輸出電晶體的射極電流Ie，可以測量跟輸出電晶體射極串聯的10Ω電阻的壓降去換算。
若要測量輸出電晶體的Vbe，直接測量輸出電晶體的B極、E極間的電壓就可以了。

我必須強調，我並沒有要爭論模擬有多準！

我所爭論的是：「DB-01輸出級的30mA偏流，可以在輸出100mA峰值電流時，上下兩個輸出電晶體仍然都可以保持在ON的狀態下，以A類放大方式工作」這種論點怎麼可能成立！

我已經教大家如何用數字電表以直流的方式去測量驗證這個論點到底成不成立。

各位可以量量看，當輸出級的偏流為30mA時，是不是當輸出電流只要達到60mA左右時，便有一個輸出電晶體的Ie趨近於零。若輸出級的偏流為35mA時，是不是當輸出電流只要達到70mA左右時，便有一個輸出電晶體的Ie趨近於零。

[光光]

反覆幾次，再開會檢查有無Glitch等等缺點，才可以放行 type
out

tape out

[mtlin12]

wensan兄，和您提過DB架構比較怪異，並不如您的想像，裝一個DB
量一量。

[kvl]

看來教科書真的要改寫了，叫做-DB類

[mtlin12]

請看這裡
http://www4.head-fi.org/forums/showthread.php?s=&threadid=48270

[skyboat]

請看這裡
http://www4.head-fi.org/forums/showthread.php?s=&threadid=48270

大哥，還是用中文來討論比較好，或稍做說明也不錯，並不是人人都受過"良好"的教育 ！
(小的是被老媽押送去讀當時的一所教育部評鑑再不改善就隔年停招處分的二專 ！)

[wensan]

一個人證明他錯，他可以否認。兩個人證明他錯，他可以抵賴。

只好把種子撥下去，等待他們發芽、茁壯！
不論等多久，仍然盼望音響迷在電子電路的學習上還有一絲希望！

[wensan]

偏流30mA的Diamond buffer輸出級如果在輸出100mA電流時，上下兩個輸出電晶體仍然都可以保持在ON的狀態下，那麼10Ω射極電阻的壓降會有10Ω*100mA=1V，加上上下兩個輸出電晶體約0.6V的Vbe，大約有2.2V的電壓。
但是驅動級電晶體的兩個Vbe加上偏壓才0.6V*3=1.8V而已，2.2V跟1.8V差了0.4V，這0.4V跑哪裡去了！


對Low TIM輸出級接法的兩級射極隨耦器，他懂得要這樣算。
但對Diamond buffer的電路，他就不懂要這樣算！
竟賴皮到這種程度！
所以要實際測量也得要讓他無法抵賴才行！



種子們！我已經教大家如何用數字電表以直流的方式去測量驗證這個論點到底成不成立。
就當做是在實際驗證A類、AB類的工作原理，慢慢來，沒關係，做得正確最重要！

[mtlin12]

MODEL有錯的部分就算了!

推論DB的部分，給與您時間去實作或者推敲也好，結果還是錯得離譜!


wensan兄，您對DB真的不了解!

先再想想我量的幾張DB-01照片，有空再度聊!

[mtlin12]

wensan兄討論技術上的問題可以，但是不能忽視別人的分析推
論、數據、實驗結果...，就"權威"地"武斷"地做定論，這樣才是
探討技術時應有的態度。你可以存疑，可以提出"反證"，甚至也
可以另外請教高明，或者乾脆不恥下問..，如此才能求得真知。

wensan兄今天挑戰的，已不只是mtlin12的DB-01，還有Burr-
Brown 的DB BUF634，許多OP IC 例如OP-27/37的輸出架構，
很熱門的META42耳擴、甚至像瑞典人Per-Anders' 的分離式SMD DB等等...

SMD DB數據http://home.swipnet.se/~w-50719/hifi/qrv05/index.html

1968年以來，許多DB正統、變種、架構運用的設計都已經在大
量製造、好評銷售中、或正式發表...，討論文章也在網站上或許
多 IC datasheet中可以找到。


如果自己還沒辦法兜出來，紙筆推理，電腦模擬...真正搞清楚之前，不要太"武斷"...

[kvl]

看看DB架構的典型例子BUF634好了，
即使沒有內阻數據，但其Wide BW模式下，70MHz GAIN依舊是0dB!
與您模擬的綠紅Vin、Vout結果大不相同。

BUF634之DATA如下:

RL=100R--GAIN=0.93
RL=67R---GAIN=0.9

搞不清楚在說些什麼，欺人不會看data，還是自已就看不懂!

[kvl]

所謂的70MHZ--0db，是在描述頻寬，而非增益，您看懂了嗎?

[mtlin12]

看看DB架構的典型例子BUF634好了，
即使沒有內阻數據，但其Wide BW模式下，70MHz GAIN依舊是0dB!
與您模擬的綠紅Vin、Vout結果大不相同。

BUF634之DATA如下:

RL=100R--GAIN=0.93
RL=67R---GAIN=0.9

搞不清楚在說些什麼，欺人不會看data，還是自已就看不懂!

請再看清楚BUF634 datasheet 第四頁的圖，和白紙黑字寫的:
RL=100R--GAIN=0.93
RL=67R---GAIN=0.9指的是
Low QUIESCENT CURRENT MODE

我說的70MHz是wide bandwidth mode，兩者根本不同!

[kvl]

請再看清楚BUF634 datasheet 第四頁的圖

這個圖在描述什麼您搞清了嗎?頻寬。
圖上的刻度一格高達5dB，而0.9=-915.15mdB，從圖
上看得出來嗎(要看平直的部份)?我經常有雞同鴨講的感
覺，再強調一次:這個圖描述的是頻寬，無法看出精確的
增益數據，真是拿著雞毛當令箭。