請問負回授音控放大設計
發表於 : 週二 7月 07, 2009 12:46 am
選擇電晶體2SK246
http://www.toshiba.com/taec/components2/Datasheet_Sync/53/6917.pdf
若量測到的(J)FET飽和洩極電流(IDSS)為4mA
1.由ID-VGS圖, IDSS=4mA的曲線中取VGS= -0.6V為工作點,此時ID=2.4mA
2.在對照左圖靜態特性中右半部的ID-VDS圖,當ID=2.4mA,選擇VDS=15V為工作點
3.選擇RD:
假設輸入訊號正負峰值為0.5V,對照ID-VGS圖的電流範圍約2.4正負1.25mA
若假設輸出要由0.5變為3V(Gain=6),則RD=(3V)/(1.25mA)=2.4K歐姆
4.選擇RS:
已決定VDS(直流)=15V
ID(直流)=2.4mA
RD=2.4K歐姆
取VS(RS兩端電壓)=20%Vcc(書上都這樣假設?)
則Vcc=2.4mA*2.4K歐姆+15+2.4mA*RS
2.4mA*RS=0.2Vcc
解聯立Vcc=20.76V+0.2Vcc
Vcc=25.95V
RS=2.1K歐姆 (Vcc和RS,再隨方便使用做調整)
5. RA,RB視為獨立電路,VG=Vcc*RB/(RA+RB)
VS=Vcc-ID*RD-VDS
條件VGS=-0.6V即可算出RA,RB比例,取M歐姆的電阻
請問這樣設計是否合理正確?
是否有可以改善的地方?
感謝釋疑~